In ultima vreme tot cochetam cu ideea construirii unui frecventmetru miniatura pentru unul dintre proiectele mele. Este vorba despre un generator de functii in domeniul audio, joasa-frecventa. Bineinteles, proiectul nu a fost abandonat dar a fost pus pe pauza datorita faptului ca mi-a picat in mana un scaler digital construit in 1977-1980 in Romania de catre Fabrica de Aparatura Nucleara (FAN).
Pentru cei ce se intreaba ce-i ala un scaler, am sa incerc sa scriu in doua-trei cuvinte ceea ce face el. In principiu este un numarator de "evenimente" nucleare, functionand in standard NIM (Nuclear Instrumentation Module). Cu un detector, un analizor si un amplificator pe masura, se pot numara particule ionizate, particule gamma, particule incarcate, etc. Merge folosit chiar si ca numarator de pulsuri de la un detector de radiatie. In alte cuvinte un contor Geiger.
Deci un scaler nu este altceva decat un numarator de evenimente cu precizie sporita. Tinand cont ca al meu este practic nou, nefolosit si nealimentat vreodata, ar fi pacat sa nu il pun la treaba intr-un fel in care nu cred ca a fost gandit sa functioneze in mod curent. Din cartea tehnica reiese ca se poate foarte usor folosi ca frecventmetru in compania timer-ului produs tot de catre FAN. Am si timer-ul doar ca nu am posibilitatea de a seta intervalul exact la 1 secunda din cauza ca potentiometrul de reglaj al temporizarii este imprecis.
Particularitatea este ca acest scaler e prevazut pe panoul frontal cu semnale de tip Start, Stop si Reset, actionabile, fie prin comutatoare de tip pushbutton, fie electric (TTL) prin magistrala, sau "tamponat" (buffered) prin intrarile BNC disponibile. Asta imi spune ca poate fi folosit atat in regim de contor de evenimente fara interval specificat dar cu preselectie de regim stop, fie pe post de frecventmetru cu extra logica de comanda atasata.
Conform cartii tehnice si schemei electrice principiale, acest scaler se leaga la timer prin intermediul semnalelor Start, Stop si Reset in felul urmator:
Avand aceste date tehnice, precum si alte informatii pretioase din cartea tehnica, am decis sa ma apuc de lucru la viitorul meu frecventmetru nuclear. Pentru a-l duce la bun sfarsit am nevoie sa proiectez urmatoarele module.
De asemenea, pentru ca aparatul sa fie complet, este nevoie si de urmatoarele.
In total vor fi patru sertare in componenta aparatului. Acestea sunt dupa cum urmeaza.
Inainte de toate am desenat cateva diagrame de semnal pentru a-mi face o idee despre ceea ce urmaresc sa proiectez.
Diagrama de semnale fara latch -- inutilizabila, dupa parerea mea din cauza flicker-ului afisajului pe timpul numararii.
Diagrama de semnale cu latch -- aduce cu un frecventmetru modern.
Diagramele de semnale le-am desenat conform textului urmator si a schemei electrice a scalerului nuclear, pe care am atasat-o mai jos.
Schema "bloc" a logicii de comanda, trasata in graba. Urmeaza sa o implementez in logica TTL.
Incep prin a publica schema bloc a scalerului nuclear.
Schema electrica principiala a scalerului nuclear.
In continuare prezint schema electrica principala a sursei de tensiune. Sursa este capabila de a furniza o tensiune de 12 V pentru comanda logicii de control si a releelor aferente, dar si o tensiune de 5 V la un curent de 3 A pentru circuitele TTL. Sursa de tensiune este o aplicatie clasica a circuitului integrat LM317K, un stabilizator de tensiune de generatia a 2-a. Fiindca acest circuit poate furniza un curent de maximum 1.5 A, am decis sa extind schema dupa o idee din almanahul TEHNIUM aparut in anul 1990. Astfel se utilizeaza un tranzistor de tip 2N3055 in ramura de forta a sursei.
Terminalele notate cu 5 (VIN), 6 (ADJ) si 7 (VOUT) sunt pad-uri pe cablaj. La aceste trei puncte se conecteaza circuitul integrat LM317K prin intermediul unor cabluri cu sectiune de 0.75. Analog, punctele 8 (C), 9 (B) si 10 (E) desemneaza cele trei terminale ale tranzistorului de forta 2N3055 care este montat pe acelasi radiator cu circuitul LM317K. De mentionat ca ambele piese sunt izolate cu foita de mica fata de radiatorul din aluminiu.
La terminalele notate cu 3 (FC+) si 4 (FC-) se conecteaza un condensator electrolitic de filtraj cu o capacitate de la 30.000 pana la 60.000 uF. Acest condensator este util pentru a asigura o rezerva de energie pentru frecventmetru si modulele aferente. Pentru protectia diodelor redresoare, condensatorul se va incarca prin intermediul unui circuit de incarcare a carui schema electrica este prezentata mai jos.
Fig. 1: Schema electrica de principiu a sursei de alimentare
Fig. 2: Cablajul sursei de alimentare
Schema electrica a formatorului de impulsuri TTL provine din revista TEHNIUM, numarul 7 din anul 1992. Este vorba despre un preamplificator pentru frecventmetru ce ofera la iesire semnal TTL. Am redesenat-o pentru a putea proiecta cablajul dupa bunul meu plac.
Fig. 3: Schema electrica de principiu a preamplificatorului formator sinus - TTL
Fig. 4: Cablajul preamplificatorului formator sinus - TTL
Schema electrica a bazei de timp utilizeaza un cristal de cuart cu frecventa de rezonanta de 10 MHz si numaratoare decadice in regim de divizor. Drept semnale de iesire am prevazut un sincronizator de 1000 Hz pentru generatorul de pulsuri din logica de comanda si iesirile uzuale de frecventa 100 Hz, 10 Hz, 1 Hz. LED-ul lumineaza in ritmul semnalului de iesire a selectorului de frecventa.
Fig. 5: Schema electrica de principiu a bazei de timp
Fig. 6: Cablajul bazei de timp
Pentru logica de zavorare -- memorie sau latch -- am ales o solutie constructiva mai complexa in sensul ca voi extrage cele 6 circuite SN7447 din scaler si voi monta in locul lor 6 socluri augat. Aceasta placa va fi de tip piggy-back si va contine memoria de 24-bit, formata din circuite CDB475, precum si cele 6 integrate SN7447 extrase anterior. Un set de 6 terminale de cate 16-pin si soclurile augat aferente vor asigura conectarea directa prin cabluri la soclurile montate pe placa de baza in locul decodificatoarelor. Urmeaza apoi ca semnalele sa provina direct din placa de baza a scalerului si sa se propage in placa logica a memoriei memoriei.
Fig. 7: Schema electrica de principiu a logicii de memorare
Fig. 8: Cablajul logicii de memorare -- fata TOP
Fig. 9: Cablajul logicii de memorare -- fata BOTTOM
Schema principiala a logicii de comanda este dupa cum urmeaza mai jos. In proiectarea ei am incercat sa urmaresc diagrama de semnale pe care am desenat-o cu creionul initial.
La intrarea de 1000 Hz CLOCK se conecteaza semnalul de 1000 Hz de sincronizare, de la baza de timp.
La intrarea de TIMEBASE se conecteaza unul din urmatoarele semnale provenite din baza de timp:
Semnalele vor fi preselectate de comutatoarele de pe panoul frontal, prin intermediul logicii de control prezentata mai jos.
Fig. 10: Schema electrica de principiu a logicii de comanda
Fig. 11: Cablajul logicii de comanda -- fata TOP
Fig. 12: Cablajul logicii de comanda -- fata BOTTOM
Fig. 13: Simulare computerizata a diagramei de semnale a logicii de comanda
In continuare prezint logica de semnalizare optica si acustica a depasirii capacitatii de reprezentare. Semnalul OVERFLOW se culege de pe pinul #11 al ultimului numarator CDB490 de pe placa de baza a scalerului. In cazul depasirii capacitatii de reprezentare (6-digit), pe pinul #11 apare pentru scurta vreme un puls. Acesta este prelucrat prin intermediul IC3A (1/2 x CDB474) si ceva logica combinatoriala. Pe urma semnalul prelucrat seteaza bistabilul SR (set-reset) creat din doua porti logice NOR (CDB402) care la randul sau da drumul la oscilatorul bazat pe LM555 si la numaratorul zecimal CDB490. Decodificatorul BCD-zecimal comanda un buzzer electromagnetic cu generator incorporat (cca. 2.4 kHz) pentru a genera doua BEEP-uri scurte dupa care reseteaza bistabilul SR. Ciclul se reia daca reapare semnalul OVERFLOW. Daca acesta apare in timpul in care se executa ciclul de semnalizare, atunci se ignora. Frecventa generata de LM555 la pinul #3 este divizata cu 2 si este utilizata pentru indicatia vizuala. Astfel LED-ul clipeste pe timpul in care semnalul OVERFLOW este prezent.
Fig. 14: Schema electrica de principiu a logicii de semnalizare overflow
Fig. 15: Cablajul logicii de semnalizare overflow -- fata TOP
Fig. 16: Cablajul logicii de semnalizare overflow -- fata BOTTOM
Pentru delimitarea grupelor de cifre din componenta frecventei am proiectat urmatoarea logica de auto-range punct zecimal. In felul acesta citirea afisajului va fi mai simpla. Astfel in practica am putea avea urmatoarele exemple. De remarcat ca in cazul kHz punctul zecimal separa miile iar in cazul MHz, punctul are dublu rol. Astfel el separa odata cifra miilor si a doua oara cifra sutelor care se afiseaza trunchiat. In logica de mai jos, litera N reprezinta afisor stins.
Poate parea dificil initial dar deprinderea si obisnuinta e rapida. Se observa ca precizia de numarare se pierde odata cu marirea gamei de masurare. Oricum este un comportament normal la un frecventmetru cu 6 afisoare.
Afisoarele sunt Hewlett-Packard HP5082-7730 cu anod comun. De unde si necesitatea utilizarii invertorului driver CDB406.
Constructiv, acest cablaj are aceleasi dimensiuni cu cel al logicii de semnalizare overflow si se monteaza mecanic unul deasupra altuia cu ajutorul distantierelor hexagonale.
Fig. 17: Schema electrica de principiu a logicii de auto-range punct zecimal
Fig. 18: Cablajul logicii de auto-range punct zecimal -- fata TOP
Fig. 19: Cablajul logicii de auto-range punct zecimal -- fata BOTTOM
Aparatul va fi controlat de un set de comutatoare mecanice bistabile, pozitionate pe unul din sertarele ce vor forma panoul frontal. De aici si necesitatea histerezisului pentru pragul de actionare si debounce a butoanelor de comanda. Comutarea vitezei de numarare intre cele 3 game de frecventa va fi facuta cu ajutorul unui comutator rotativ cu 3 pozitii stabile. Aparatul va avea fie functie de frecventmetru, fie de contor de evenimente, impreuna cu alte module pe care planuiesc sa le construiesc, adaptez si interfatez.
Fig. 20: Schema electrica de principiu a logicii de control
Fig. 21: Cablajul logicii de control -- fata TOP
Fig. 22: Cablajul logicii de control -- fata BOTTOM
Avand nevoie de posibilitatea de a face bypass la preamplificatorul formator sinus - TTL, am proiectat urmatoarea schema electrica principiala. Pentru comutare, am folosit un microreleu cu rastrul unui circuit integrat.
Fig. 23: Schema electrica de principiu a circuitului de bypass al preamplificatorului
Fig. 24: Cablajul circuitului de bypass al preamplificatorului
Pentru a putea masura frecvente inalte de ordinul sutelor de MHz, am proiectat acest prescaler. In esenta este vorba despre un divizor 1 : 1000 care accepta la intrare o frecventa maxima de 500 MHz si ofera la iesire o frecventa maxima de 500 kHz. In primele etaje folosesc circuite integrate divizoare cu 2 in logica ECL de tip 193IE1 (193ИЕ1) de fabricatie sovietica. Astfel pentru un semnal de intrare cu o frecventa maxima de 500 MHz voi avea o divizare cu 8 pentru a ajunge la 62.5 MHz. Urmeaza apoi trei etaje divizoare cu 5 in logica high-speed Schottky TTL. Astfel frecventa de 62.5 MHz va fi divizata suplimentar cu 125 pentru o frecventa de iesire de 500 kHz.
Bineinteles, calculele de mai sus sunt pur si simplu teoretice. Nu ma astept ca montajul meu sa functioneze corect pana la 500 MHz astfel ca tintesc spre un prag superior de 400 MHz. Rezulta o frecventa intermediara de 50 MHz si o frecventa finala de 400 kHz. Frecventa intermediara impinge circuitele divizoare 54S196J spre limita maxima admisa de functionare. De mentionat ca 54S196J se poate inlocui in acest montaj direct cu 74S196.
Etajul de intrare este construit cu un amplificator Darlington de tip MAR-6, in tehnologie SMD. Acesta se poate inlocui cu echivalentul Hewlett Packard / Agilent MSA-0685. Conform fisei de catalog, etajul de intrare bazat pe acest amplificator, functioneaza pana la 1 GHz.
In proiectarea schemei electrice trebuie avut grija la translarea semnalelor de tip logica ECL la cele de tip logica TTL. Pentru asta am folosit un amplificator intermediar bazat pe tranzistorul 2N2369A. Intrarile inversoare ale divizoarelor 193IE1 sunt decuplate printr-un condensator multistrat de 1 nF si sunt legate la masa prin intermediul a cate unui rezistor. Intrarea D a primului divizor 193IE1 este legata printr-un rezistor de pull-up la bara Vcc pentru a preveni autooscilatiile. Decuplarile alimentarilor pentru divizoarele 193IE1 sunt facute prin condensatori multistrat de 500 pF in timp ce decuplarile divizoarelor 54S196J sunt realizate prin condensatori multistrat de 33 nF.
Tot montajul va fi blindat intr-un final intr-o cusca din aluminiu pentru reducerea interferentelor. Fiindca e necesara posibilitatea decuplarii prescalerului, am prevazut un microreleu de acelasi tip cu cel utilizat la bypass-ul preamplificatorului. Acelasi releu se ocupa si cu decuplarea alimentarii prescalerului pentru a economisi energia electrica si a reduce cantitatea de caldura radiata de divizoarele ECL.
Fig. 25: Schema electrica de principiu a prescalerului
Fig. 26: Cablajul prescalerului
Pentru a putea comanda cele trei functii principale ale aparatului, avand modulele construite in sertare separate, este nevoie de o logica de aplicare a tensiunii de alimentare. Am folosit temporizari pentru energizarea fiecarei bobine de releu. Releul care conditioneaza alimentarile generale ale sertarelor este actionat automat cu o intarziere de cca. 4 sec. la pornirea aparatului din butonul de POWER. Imediat ce aclanseaza, tensiunea de 5 V este disponibila si comutabila pentru alimentarea unuia sau mai multor module. Astfel se poate actiona unul sau mai multe dintre comutatoarele intitulate TIMER, SCALER, AMPLIFIER de pe panoul frontal. Comutarea lor va actiona circuitele de intarziere de cca. 1 sec. care vor aplica tensiunea de alimentare pe bobinele releelor de comanda. Armaturile acestor relee vor comuta tensiunea de alimentare pentru modulele dorite. Faptul ca modulele functioneaza va fi indicat de cate un LED plasat convenabil in dreptul butoanelor de comanda.
Odata ce trec cele 4 secunde de intarziere, circuitul trimite un semnal de aclansare a releului prevazut pentru incarcarea condensatorului electrolitic de filtraj al sursei. Despre el, am prezentat mai jos cateva considerente tehnice.
De mentionat ca acest montaj se alimenteaza dinainte de regulatorul de tensiune, direct din bara de 12 V.
Overengineering? Posibil!
Fig. 27: Schema electrica de principiu a logicii de alimentare
Fig. 28: Cablajul logicii de alimentare
Fiindca sursa de alimentare este prevazuta cu un condensator electrolitic de filtraj de capacitate foarte mare, exista posibilitatea reala ca diodele redresoare sa nu reziste la curentul foarte mare, debitat brusc in momentul aplicarii tensiunii de alimentare. Pentru asta am prevazut un circuit de incarcare bazat pe un rezistor inseriat cu condensatorul. Timpul de incarcare este dat de formula T(sec.) = R(Ω) x C(F). Astfel condensatorul de 60.000 uF se incarca la capacitatea nominala prin rezistorul de 68 R / 5 W in timp de cca. 4 sec. Curentul de incarcare este de 0.17 A. La finalul duratei de 4 secunde, timerul din logica de alimentare prezentata mai sus, aclanseaza si releul de comutare a incarcarii. Armatura lui actioneaza si scurtcircuiteaza rezistorul de incarcare.
Schema este simpla dar am ales totusi sa construiesc un cablaj pentru ea.
Fig. 29: Schema electrica de principiu a circuitului de incarcare a condensatorului de filtraj
Fig. 30: Cablajul circuitului de incarcare a condensatorului de filtraj
In caz ca doriti sa construiti vreodata cel putin unul dintre modulele din componenta acestui frecventmetru, pun la dispozitia dumneavoastra cablajele pe care le-am proiectat la scara 1:1, in format PDF. Toate fisierele contin cablajele in oglinda.
Click pe numele fisierului dorit pentru a-l descarca.
Aici gasiti fotografii ale proiectului.
Sursa de alimentare. Regulatorul si tranzistorul de forta vor fi montati pe un radiator generos montat in spatele aparatului.
Vedere din alt unghi.
Vedere din alt unghi.
Vedere fata placata.
Preamplificatorul formator de impulsuri TTL.
Vedere din alt unghi.
Vedere din alt unghi.
Vedere fata placata.
Baza de timp.
Vedere din alt unghi.
Vedere din alt unghi.
Vedere fata placata.
Memoria de 24-bit pentru afisaj.
Vedere din alt unghi.
Vedere din alt unghi.
Vedere fata placata.
Detaliu plantare piese si lipituri pe fata TOP.
Logica de comanda.
Vedere din alt unghi.
Vedere din alt unghi.
Vedere fata placata.
Logica de semnalizare overflow.
Vedere din alt unghi.
Vedere din alt unghi.
Vedere fata placata.
Logica de auto-range punct zecimal.
Vedere din alt unghi.
Vedere din alt unghi.
Vedere fata placata.
Logica de control.
Vedere din alt unghi.
Vedere din alt unghi.
Vedere fata placata.
Circuitul de bypass al preamplificatorului.
Vedere din alt unghi.
Vedere din alt unghi.
Vedere fata placata.
Detaliu.
Circuite integrate divizoare de frecventa de fabricatie sovietica de tipul 193IE1 (193ИЕ1).
Prescalerul 1 : 1000 fmax = 500 MHz.
Vedere din alt unghi.
Vedere din alt unghi.
Detaliu.
Vedere fata placata.
Logica de alimentare.
Vedere din alt unghi.
Vedere din alt unghi.
Vedere fata placata.
Circuitul de incarcare a condensatorului de filtraj.
Vedere din alt unghi.
Vedere din alt unghi.
Vedere fata placata.
Am extras cele 6 decodificatoare SN7447 din scaler si am montat in locul lor socluri augat. Decodificatoarele le-am pus pe placa de memorie 24-bit urmand ca interconectarile sa fie facute cu 6 cabluri panglica de 16 fire.
Vedere din partea cu lipituri.
Am montat pinii de conexiune recuperati din barete tip augat de precizie - nu voi folosi lipituri intermodule fiindca vreau pe viitor sa pot sa inlocuiesc modulele fara prea multa zarva (poate o logica de comanda rapida, cine stie).
Si mai multi pini.
Manufacturarea cablurilor pentru interconectarea memoriei la placa de baza. Fiindca nu am un cleste special pentru conectori IDC, am folosit o menghina pentru sertizarea lor. Bucatile de lemn sunt pre-gaurite cu un burghiu de 1.5 pentru ca pinii mufelor sa nu se deterioreze la aplicarea fortei de strangere.
Rola de cablu tip banda cu 16 fire.
Cele 6 cabluri finalizate au lungimi diferite pentru a ajunge in locurile necesare.
Pozitionarea cablurilor panglica in scaler.
Oscilograma bazei de timp.
Consumul de curent al bazei de timp este de 150 mA la tensiunea nominala de 5 V.
Pentru teste, am legat montajul provizoriu la sursa de alimentare pentru microcalculatorul cu Z80.
Cablaraie.
Scalerul nuclear isi numara viitoarea baza de timp pe orbeste cu poarta deschisa non-stop.
Scalerul nuclear impreuna cu baza de timp si logica de comanda numara semnale periodice de la generator.
Scalerul nuclear impreuna cu diferitele subsisteme conectate s-a transformat intr-un frecventmetru.
Intre timp am mai facut cate ceva la partea mecanica. Astfel am taiat dintr-o foaie de tabla de aluminiu de 1.5 o bucata cat sa-mi incapa unde am nevoie in scaler. Aceasta tabla se constituie in sasiul intermediar pe care vor sta placile logice de comanda. Sub placa din aluminiu se afla placa de baza a scalerului cu numaratoarele si restul de logica de control originala.
Si o simulare la cum vor sta placile pe sasiul intermediar.
Vedere din alt unghi.
Manufacturarea sasiului prinde contur.
Vedere din alt unghi.
Asamblarea placilor logice pe sasiu.
Sasiul intermediar este montat peste placa logica a scalerului. Drept distantiere am folosit piulite hexagonale inalte.
Urmeaza sasiul al doilea pe care stau placile logice pentru functia de semnalizare overflow, auto-range punct zecimal, prescaler si bypas preamplificator.
Este decupat de asemenea din tabla de aluminiu de 1.5 iar prinderile placilor logice sunt cu suruburi M3.
O parte din placile logice pozitionate pe sasiul intermediar #2.
Si o simulare in carcasa. Aparent se potriveste bine.
Cablurile de interconectare a modulelor sunt taiate la cotele necesare si apoi sunt prevazute cu terminale augat. Folosesc varnis termocontractibil pentru izolarea lor fata de diversele repere din aluminiu.
Cablurile de semnal si cele de control sunt cusute in magistrale pentru a fi mai usor de manipulat.
In mufa deja existenta a scalerului mai am disponibili cca. 20 de pini. Profit de ocazie si scot semnalele de comanda si control la mufa de panou. Interfatarea ulterioara imi va fi mult usurata.
Acelasi tip de coasere a cablurilor si in dreptul preamplificatorului de semnal sinus-TTL.
Cablarea magistralei principale este aproape gata.
Vedere din alt unghi.
Vedere cu magistrala si sasiul intermediar #2.
Conexiunile logicii de comanda efectuate la intrarile de tip BUS (magistrala) de pe placa scalerului.
Am conectat si cablat subsistemul de auto-range punct zecimal.
Vedere cablare in dreptul subsistemului amintit mai sus.
PAGINA IN CONSTRUCTIE dar ...
Va multumesc pentru interesul acordat acestui site.
Acest continut nu este destinat pentru a fi folosit in scop comercial. El reflecta experimentele mele si trebuie tratat ca atare. Lucrarea aceasta este publica in scop educational. Tot ceea ce am construit a fost pe cheltuiala proprie, in timpul meu liber. Astfel, daca va place acest proiect, sau daca il gasiti util sau inspirational pentru proiectele voastre, va rog sa luati in considerare o donatie.
Copyright © 2004- Alexandru Groza
All rights reserved.
VER. 1.0 | REV. A